Les architectures matérielles RISC (Reduced Instruction Set Computer) s’appuient sur un processeur à jeu d’instructions réduit, aisé à décoder et uniquement composé d’instructions simples. Les processeurs RISC font reposer l’optimisation du code sur le compilateur. Une commande ne génère qu’une seule opération au niveau du processeur.

Sensée plus rapide que l’architecture CISC, le RISC fait le choix de limiter le jeu, mais surtout le format des instructions, à seulement quelques-uns, imposant à toutes une durée identique d’exécution. De cette manière, une nouvelle instruction est lançable à chaque cycle d’horloge, cela rend possible des mécanismes de pipeline. L’avantage de cette technique est que le processeur se comporte comme s’il y avait une instruction exécutée par cycle d’horloge ce qui réduit le temps d’exécution pour toutes les instructions de base.
Du fait que chaque instruction est simple, le décodage et l’exécution par le processeur est rapides, idéalement en un seul cycle, voire deux instructions par cycle, ce qui n’était pas le cas des instructions CISC. Sur les processeurs CISC les instructions étaient en général implémentées sous forme de micro-code dans le microprocesseur, chaque exécution de ce microcode prenait un cycle. Pour un Motorola 68000 par exemple, les instructions les plus rapides prenaient 4 cycles et les plus longues jusqu’à 160 cycles pour les divisions.
Certains processeurs RISC utilisés sur des calculateurs plus puissants se sont vu ajouter des instructions du type MULADD (multiplication + addition), instruction la plus utilisée dans le calcul vectoriel et matriciel. Ces instructions câblées en dur ne prenaient qu’un cycle pour multiplier 2 registres, y ajouter un autre registre et sauvegarder le résultat soit dans l’un de ces registres, soit dans un autre.
Les processeurs MIPS R3000 furent les premiers du marché à implémenter l’architecture RISC, suivis par l’Alpha de Digital. Les processeurs de la famille PowerPC, dérivés du RS/6000 et utilisés entre autres sur les Macintosh (jusqu’en 2006), les consoles Wii et Wii U de Nintendo ainsi que la Xbox 360 de Microsoft sont à architecture RISC.
Aujourd’hui, les performances des deux familles de processeurs sont sensiblement comparables.