La mémoire RAM DDR5 fait peu à peu sont entrée dans nos PC, voici ses caractéristiques et se qu’elle apporte par rapport à la DDR4, apparu dans les années 2013 et dont elle est la remplacante.La DDR 5 introduit plusieurs nouveautés majeures par rapport aux versions précédentes. Par rapport à son prédécesseur DDR4, la DDR5 est prévue pour réduire la consommation électrique, tout en doublant la bande passante.
La vitesse
L’une des caractéristiques les plus attendue est bien sûr la vitesse de la mémoire. On peut s’attendre au minimum à une vitesse de 3200 MHz alors que la norme DDR4 est de 2133 MHz. Il faut attendre la sortie des barrettes des différents fabricants pour en avoir confirmation, mais la vitesse pourrait atteindre 10 000 MHz en lien avec une augmentation des fréquences autrement dit de la bande passante. Car l’un des objectifs de la DDR 5 est d’augmenter la bande passante entre la mémoire RAM et le processeur parce qu’aujourd’hui, on a de plus en plus d’applications qui demandent une bande passante importante.
Différence par rapport à la DDR4
Avec une fréquence minimum de 3200 MHz, 6.000.400 mégaoctets sont transfèrés par seconde.
Aujourd’hui, avec la DDR4, une barrette de RAM peut avoir une capacité maximum de 32 gigaoctets. La norme DDR 5 permet de stocker 128 gigaoctets sur une seule barrette.
Avec la DDR4, une puce peut stocker 16 gigaoctets et cette capacité est poussée à 64 gigaoctets par puce sur une DDR 5.
La norme DDR5 intègre également deux canaux de mémoire indépendants par barrettes ce qui contribue à de meilleures performances.
Le burst length quant à lui a été doublé et passe à 16 Mo contre 8 auparavant sur les barrettes de DDR3 et de DDR4. Concrètement cela signifie qu’une commande pour récupérer des données de la mémoire RAM est en mesure de récupérer 16 Mo par commande au lieu de 8 avec les normes précédentes. Le processeur a moins souvent besoin de solliciter la mémoire pour récupérer des informations ce qui réduit les temps de latence.
La plupart des barrettes DDR5 embarquent la technologie ECC (mémoire à code correcteur d’erreurs) qui permet de détecter et corriger des erreurs, autrement dit la corruption des données. L’ECC est plus destiné au monde professionnel qu’au grand public et s’appuie sur une ou plusieurs puces dédiées implantées sur la barrette qui interragit avec le contrôleur mémoire implanté dans le processeur qui vérifie que ce qui est stocké correspond bien à ce qui a été envoyé à la barrette.
Fortement liée à la nature du processeur, cette technologie implique l’utilisation de processeurs adéquates. AMD supporte la mémoire ECC sur tout ses processeurs tandis qu’Intel réserve cette fonctionnalité à ses processeurs Xeon.
Le format des barrettes DDR5
Physiquement, une nouvelle fois l’encoche a changé de place, ce qui veut dire que les barrettes de DDR 5 ne seront physiquement pas compatibles avec les slot de DDR4 et inversement. C’est assez classique avec les familles de DDR.
La tension
L’alimentation des barrettes de DDR 5 change et l’alimentation des puces DDR 5 change également. La DDR 5 poursuit la tendance de la DDR, et comme à chaque génération, on observe une diminution de la tension d’alimentation.
La DDR4 avait une tension de 1,35 volts. La DDR 5 passe à une tension d’alimentation de 1,1 volts. Or, overclocking, ce changement permet de diminuer la consommation des barrettes de mémoire.
Historiquement, ce sont les cartes mères qui fournissent l’alimentation aux barrettes de RAM, avec la DDR 5, chaque barrette va être équipé de son petit étage d’alimentation qui reçoit la tension de 1,1 volts pour alimenter les puces de mémoire.
Ces changements soulèvent une nouvelle série de défis en matière d’intégrité du signal. Les concepteurs devront s’assurer que les cartes mères et les modules DIMM (pour Dual Inline Memory Module) peuvent gérer les vitesses de signal les plus élevées.
Comment les chipsets d’interface mémoire DDR5 exploitent-ils les avantages de la DDR5 pour les DIMM ?
La bonne nouvelle est que les puces d’interface mémoire DDR5 améliorent l’intégrité du signal pour les signaux de commande et d’adresse envoyés du contrôleur de mémoire hôte aux modules DIMM. Le bus pour chacun des deux canaux va au RCD (Register Clock Driver) puis se déploie vers les deux moitiés du DIMM. Le RCD réduit donc la charge sur le bus CA.
Les puces de tampon de données DDR5 réduiront la charge effective sur le bus de données, permettant aux DRAM de plus grande capacité sur le DIMM sans dégrader la latence.
